Изаберите језик:
rs rsl en
Информације и наука
Информације Наука
Настава
Опште информације Вежбе (2007-2017) Микрорачунари (стари статут) Увод у организацију и архитектуру рачунара 1 Увод у организацију и архитектуру рачунара 2 Архитектура рачунара Превођење програмских језика Веб програмирање
Важне локације
Универзитет у Београду Математички факултет Катедра за рачунарство и информатику Група за аутоматско резоновање (АРГО)
Бројач посета
272494
Бројач данашњих посета
81
Ваша интернет адреса
54.80.247.119
Време последње измене
21. 6. 2018. | 17:50:49
Тренутно време
22. 6. 2018. | 20:52:20
Месечни календар
Јун 2018
ПоУтСрЧеПеСуНе
123
45678910
11121314151617
18192021222324
252627282930
XHTML 1.0 Strict validation CSS 2.1 validation
Matf
Milan Bankovic
Универзитет у Београду
Математички факултет
Катедра за рачунарство
Милан Банковић
Доцент
milan@matf.bg.ac.rs







  • Двочас 1 (4. 10. 2017.): Упознавање са предметом. Логички везници и логичка кола. Логичке функције. Канонска дисјунктивна нормална форма. Минимализација логичких функција. Карноове мапе. Квин-Мекласки метода (1.zip)
  • Двочас 2 (11. 10. 2017.): Комбинаторна кола. Кашњење код комбинаторних кола. Мултиплексери и демултиплексери. Кодери и декодери. (2.zip)
  • Двочас 3 (18. 10. 2017.): Померачи. Сабирачи и одузимачи. Технике за смањење кашњења код сабирача и одузимача. Ограничења комбинаторних кола. Увод у секвенцијална кола. (3.zip)
  • Двочас 4 (25. 10. 2017.): Резе и флип-флопови. Синхрона и асинхрона кола. Регистри. Померачки регистри. Статичке (регистарске) меморије. (4.zip)
  • Двочас 5 (1. 11. 2017.): Бројачи. Дизајн бројача и коначних трансдуктора. Увод у језике за опис хардвера. (5.zip)
  • Двочас 6 (8. 11. 2017.): Verilog језик за опис хардвера. Моделовање на нивоу гејтова. (6.zip)
  • Двочас 7 (15. 11. 2017.): Verilog језик за опис хардвера. Моделовање на нивоу протока података. Наредба континуиране доделе. Моделовање понашања. Наредбе процедуралне доделе. Семантика симулације дизајна. Процеси и догађаји. (7.zip)
  • Двочас 8 (29. 11. 2017.): Datapath компонента процесора. Контролна јединица. Модел рачунара са фиксираним програмом. (8.zip)
  • Двочас 9 (6. 12. 2017.): Магистрале. Врсте и карактеристике. Примери. (9.zip)
  • Двочас 10 (20. 12. 2017.): Рачунари са ускладиштеним програмом. Фон-Нојманова архитектура рачунара. Структура машинске инструкције. Типови инструкција. Врсте операнада и начини адресирања. Фазе извршавања инструкције. Комуникација са меморијом. (10.zip)
  • Двочас 11 (22. 12. 2017.): Пример једноставне 32-битне архитектуре. Комплетан модел организације процесора у Verilog-у. (11.zip)
  • Двочас 12 (27. 12. 2017.): Начини имплементације контролне јединице. Тврдо-ожичена контролна јединица. Микропрограмирана контролна јединица. Микроинструкције. Врсте меморија и њихове карактеристике. Меморијска хијерархија. Кеш меморија. Улазно-излазни подсистем. (12.zip)


Резултати практичног дела испита у јунском року се могу погледати овде. За увид у радове обратити се асистенту мејлом. Усмени део испита биће одржан у петак, 29.6.2018. од 14:30 на Тргу (кабинет 716). На усмени се позивају студенти који су прешли праг на практичном (17 поена и више).